МІНОСВІТИ УКРАЇНИ Державний університет “Львівська політехніка” “ЗАТВЕРДЖУЮ” Голова методичної комісії базового напрямку ________________________ “__” _____________1998 р. РОБОЧА ПРОГРАМА КУРСУ СИСТЕМНА АРХІТЕКТУРА ПРОЦЕСОРІВ І КОМП’ЮТЕРІВ Для магістрів спеціальності 7.091502 “Системне і проблемне програмне забезпечення” Кафедра ЕЛЕКТРОННІ ОБЧИСЛЮВАЛЬНІ МАШИНИ Курс шостий   Семестр 11   Лекцій 36 годин  Практичних занять 18 годин  Лабораторних занять 18 годин  Самостійних занять 36 годин  Всього 108 годин   ЛЬВІВ-1998 Робочу програму склав к.т.н., доцент Троценко В.В. 28 серпня 1998 року ________________________ В.В. Троценко Редакція 1.0. Робочу програму обговорено та схвалено на засіданні кафедри ЕЛЕКТРОННИХ ОБЧИСЛЮВАЛЬНИХ МАШИН Протокол № від 31 серпня 1998 року. Завідувач кафедри ЕОМ професор д.т.н. Мельник А.О. Робочу програму обговорено та схвалено на засіданні методичної комісії базового напрямку “Комп’ютерна інженерія” Протокол № від “ “ ________________ 1998 року.  1. Мета та завдання дисципліни, її місце в навчальному процесі 1.1. Мета викладання дисципліни Забезпечити належний рівень теоретичної і практичної підготовки магістрів по спеціальності “Системне і проблемне програмне забезпечення”. 1.2. Завдання вивчення дисципліни Прищепити знання та навичкі розробки проблемного та системного програмного продукту, що вимагає точного припасування до системної архітектури процесорів і комп’ютерів. 1.3. Перелік дисциплін, шо вимагають попереднього вивчення Усі дисципліни програми підготовки спеціаліста з даної спеціальності. 2. ЗМІСТ ДИСЦИПЛІНИ 2.1. ЛЕКЦІЙНІ ЗАНЯТТЯ Номер Семестр Назви тем та їхнє вмістиме К-сть годин  1 11 Предмет і задачі курсу. Вступ до стстемної архітектури процесорів та комп’ютерів.Термінологія родини процесорів Р6. 2  ТЕМА 1. Огляд системної архітектури  2 11 Глобальні та локальні дескрипторні таблиці. Системні сегменти, ситемні дескриптори та шлюзи. Сегменти стану задачі. Керування перериваннями та виключеннями. Керування пам’яттю. Системні регістри та інші системні ресурси. 2  ÒÅÌÀ 2. Моди операцій, системні прапорці, регістри керування пам’яттю та керуючі регістри. Системні інструкції  3 11 Регістри GDTR, LDTR, IDTR, TR I CPUID. Системні інструкції 2  ТЕМА 3. Віртуальна пам’ять, сторінки  4 11 Опції, таблиці та директорії сторінок. Базові адреси, входи сторінкових директорій та таблиць. Буфер трансляції TLBS. Розширення фізичних адрес. Проекція сегментів на сторінки. 2    ÒÅÌÀ 4. Ñèñòåìíèé çàõèñò  5 11 Дозвіл та заборона сегментів. Поля та прапорці захисту сегментів та сторінок. Рівні привілеїв та їх перевірка. Комбінування сегментного та сторінкового захистів. 2  ÒÅÌÀ 5. Îãëÿä ïåðåðèâàíü òà âèêëþ÷åíü  6 11 Джерела переривань та виключень – зовнішні, масковані та програмні. Вектори переривань та виключень. Немасковане переривання. Дозвіл та заборона переривань. Пріоритети переривань та виключень. Таблиця опису переривань. Коди помилок. 2  ÒÅÌÀ 6. Êåðóâàííÿ çàäà÷àìè  7 11 Структури даних при керуванні задачами. Перемкнення задач. Зв’язування задач. Адресувальний простір задач. 2  ÒÅÌÀ 7. Êåðóâàííÿ ìóëüòèïðîöåñîðîì  8 11 Защіплювання атомарних операцій. Впорядкування пам’яті. Серіалізація інструкцій. Покращений програмно-керований контролер переривань APIC. Протокол ініціалізації дуального та мультипроцесора. 2  ТЕМА 8. Керування процесором та його ініціалізація  9 11 Огляд ініціалізації. Ініціалізація FPU. Дозвіл роботи кеша. Регістри, що залежать від моделі, та рангові регістри пам’яті (MSRS, MTRRS). Інсталяція програмного забезпечення в реальному і захищеному режимах. Приклад перемкнення ініціалізації та режимів. 2  Ðîçä³ë 9. Êåðóâàííÿ êåøåì  10 11 Внутрішній кеш, TLBS, буфери. Термінологія кеша. Методи дозволу роботи кеша. Протокол керування кешем. Керування кешем, інструкції. Самомодифіковані коди. Неявне кешу...